ブラウザよりも高速アクセス！
20 関係: Ada、ALGOL、ASIC、多値論理、実数、ハードウェア記述言語、デジタル回路、フィボナッチ数、アメリカ国防総省、シミュレーション、静的型付け、論理合成、論理回路、FPGA、HDL、Hello world、IEEE、Verilog、文字列、整数。
Ada
Ada（エイダ）は、強力な言語機能を豊富に持ち、高度な型の体系をもつ、プログラミング言語の一つである。構文はAlgol系である。 史上初のプログラマとされるエイダ・ラブレスの名前にちなんでAdaと命名されているため、ADAと表記するのは誤り。 フリーのコンパイラとしては、GNATなどがある。.
ALGOL
ALGOL（アルゴル）は、命令型プログラミング言語ファミリーの1つファミリー名は大文字/小文字をまじえて表記される場合 と、全て大文字で表記される場合 (ALGOL 68) がある。本項目では ALGOL で統一する。。名前「ALGOL」は「アルゴリズム言語」を意味する英語「algorithmic language」に由来する。1950年代中ごろに開発され、多くの言語に影響を及ぼし、ACMや教科書や学術論文などでアルゴリズム記述のデファクトスタンダードとして30年以上使われた。現代の多くの言語が「ALGOL系」あるいは「ALGOL風」(algol-like) とされているという意味で、ほぼ同世代の高水準言語である FORTRAN、LISP、COBOL に比べて最も成功したと言うこともできる。FORTRANで明らかとなった問題を防ぐよう設計され、BCPL、B、Pascal、Simula、Cといった様々なプログラミング言語に影響を与えた。ALGOLはLisp以外としては「begin と end で囲む」という構文によるブロック構造を導入し、制御構造を自在に入れ子（ネスト）にできる初の広まった言語となったFORTRANにはそのような構造は無い。COBOLではピリオドで全ての入れ子が終端するという仕様だったため（現在はend-ifなどを使う）、入れ子で書ける論理に制限があり、酷いバグの原因にもなりやすかった。。また構文の形式的定義を真剣に検討した最初のプログラミング言語でもあり、"Algol 60 Report" で導入されたバッカス・ナウア記法は、その後のコンピュータ言語等の構文の形式的定義を示す手法として（プログラミング言語だけに限られず）定番の記法となっている。.
新しい！!: VHDLとALGOL · 続きを見る »
ASIC
ASIC（application specific integrated circuit、特定用途向け集積回路）は電子部品の種別の1つで、特定の用途向けに複数機能の回路を1つにまとめた集積回路の総称である。通常は「エーシック」と発音され、表記する場合は日本でも「ASIC」である。.
多値論理
多値論理（たちろんり）とは、真理値の値を、いわゆる真偽値すなわち真と偽の2個だけでなく、3個あるいはそれ以上の多数の値とした論理体系で、非古典論理の一種である。.
実数
数学における実数（じっすう、 nombre réel, reelle Zahl, real number）は、様々な量の連続的な変化を表す数の体系である。実数全体の空間は、途切れのなさにあたる完備性とよばれる位相的な性質を持ち、代数的には加減乗除ができるという体の構造を持っている。幾何学や解析学ではこれらのよい性質を利用して様々な対象が定義され、研究されている。一方でその構成方法に自明でない手続きが含まれるため、実数の空間は数学基礎論の観点からも興味深い性質を持っている。また、自然科学における連続的なものの計測値を表すのに十分な数の体系だとも考えられている。 実数の概念は、その形式的な定義が19世紀に達成される前から数の体系として使われていた。「実数」という名前は複素数の概念が導入された後に「普通の数」を表現する言葉として導入されたものである。.
ハードウェア記述言語
ハードウェア記述言語（ハードウェアきじゅつげんご、hardware description language、HDL）は、デジタル回路、特に集積回路を設計するためのコンピュータ言語ないしドメイン固有言語（DSL）である。回路の設計、構成を記述する。処理を検証するための試験（テストベンチ）記述ができ、シミュレーションできる開発環境もある。 プログラミング言語との類似性が見られる機能がある言語もあることから、プログラミング言語の一種などとする誤解が非常に多いが、間違いである。また、プログラマブルロジックコントローラの記述に用いられるラダー言語は別のものと扱われている。.
新しい！!: VHDLとハードウェア記述言語 · 続きを見る »
デジタル回路
デジタル回路（デジタルかいろ。英: digital circuit - ディジタル回路）は、2つの不連続な電位範囲を情報の表現に用いる電子回路で、論理回路の実現法のひとつである。電位帯内であれば信号の状態は同じものとして扱われる。信号レベルが公差、減衰、ノイズなどで若干変動したとしても、しきい値の範囲内ならば無視され、いずれかの状態として扱われる。 通常は2つの状態をとり、0Vに近い電圧と、十分にマージンを取った電源電圧より低い5Vや3V、1.2Vといった電圧で表される。これらはそれぞれ「Low」「High」、又は「L」「H」と表現される。一般には Low を0や偽、High を1や真に対応させることが多い（正論理）が、諸事情により逆に対応させる（負論理）こともある。以上はトランジスタベースの現在広く使われている回路の場合で、真空管による回路など、電圧や方式は他にも多種ある。.
新しい！!: VHDLとデジタル回路 · 続きを見る »
フィボナッチ数
フィボナッチ数列の各項を一辺とする正方形 メインページ（2007年〜2012年）で使われていたイメージ画像もフィボナッチ数列を利用している フィボナッチ数（フィボナッチすう、Fibonacci number）は、イタリアの数学者レオナルド・フィボナッチ（ピサのレオナルド）にちなんで名付けられた数である。.
新しい！!: VHDLとフィボナッチ数 · 続きを見る »
アメリカ国防総省
アメリカ合衆国国防総省（アメリカがっしゅうこくこくぼうそうしょう、、略称：DoD）は、アメリカ合衆国の国防省である。アメリカ軍の七武官組織のうち、沿岸警備隊、アメリカ公衆衛生局士官部隊、合衆国海洋大気局士官部隊を除く陸軍、海軍、空軍、海兵隊の４つの軍を傘下に収める。陸海空軍の各省の統括組織であるため、日本では「国防総省」と訳されることが多いが、単に「国防省」とされることもある。2015年現在、同国の官庁の中で最大規模の組織となっている。 本庁舎は、五角形の形をしていることからペンタゴンと呼ばれている。アメリカ合衆国大統領の官邸組織がホワイトハウスと呼ばれるように、ペンタゴンという名称自体が国防総省を指す呼称となっている。.
新しい！!: VHDLとアメリカ国防総省 · 続きを見る »
シミュレーション
ミュレーション（）は、何らかのシステムの挙動を、それとほぼ同じ法則に支配される他のシステムやコンピュータなどによって模擬すること広辞苑第6版。simulationには「模擬実験」や「模擬訓練」という意味もある。なお「シミュレイション」と表記することもまれにある。.
新しい！!: VHDLとシミュレーション · 続きを見る »
静的型付け
静的型付け（せいてきかたづけ、static typing）とは、プログラミング言語で書かれたプログラムにおいて、変数や、サブルーチンの引数や返り値などの値について、その型が、コンパイル時など、そのプログラムの実行よりも前にあらかじめ決められている、という型システムの性質のことである。 また、そのような性質の言語を、静的型付き言語（せいてきかたつきげんご、statically typed language）という。これに対し、型は実行時の実際の値による、というのが動的型付けである。型推論を利用していて、構文上は型の記述が省略可能な言語もあるが、そういった言語も静的型付けである（MLなど）。 一口に静的型と言ってもその実体は言語により様々である。手続き型のオブジェクト指向言語の多くでは、静的に型が付いていても、キャストなどによりインスタンスの妥当性は保証されない。より制限の強い言語であっても、ミュータブルな値により不正参照などのリスクが残されている。また静的型でもリフレクションを多用する設計を行なうと、実質的に動的型とほとんど変わらないスタイルになることから、静的と動的の境目は必ずしも明確でない場合があるといえる。 一般的な傾向として、大規模プログラミングやシステム記述用の言語は静的な型付けを行なうものが多い。.
新しい！!: VHDLと静的型付け · 続きを見る »
論理合成
論理合成（ろんりごうせい、logic synthesis）は、抽象的な回路の動作に関する記述（レジスタ転送レベルなど）から論理回路の実装設計を行う工程である。一般にVHDLやVerilogなどのハードウェア記述言語が使われる。ツールによっては、PAL や FPGA といったプログラマブルロジックデバイス向けの bitstream を生成する。また、ASIC向けの生成を行うツールもある。論理合成はEDAの一部である。.
論理回路
論理回路（ろんりかいろ、logic circuit）は、論理演算を行う電気回路及び電子回路である。真理値の「真」と「偽」、あるいは二進法の「0」と「1」を、電圧の正負や高低、電流の方向や多少、位相の差異、パルスなどの時間の長短、などで表現し、論理素子などで論理演算を実装する。電圧の高低で表現する場合それぞれを「」「」等という。基本的な演算を実装する論理ゲートがあり、それらを組み合わせて複雑な動作をする回路を構成する。状態を持たない組み合わせ回路と状態を持つ順序回路に分けられる。論理演算の結果には、「真」、「偽」の他に「不定」がある。ラッチ回路のdon't care, フリップフロップ回路の禁止が相当する。 ここでの論理は離散(digital)であるためディジタル回路を用いる。論理演算を行うアナログ回路、「アナログ論理」を扱う回路（どちらも「アナログ論理回路」）もある。 多値論理回路も量子コンピュータで注目されている。 電気（電子）的でないもの（たとえば流体素子や光コンピューティングを参照）もある。 以下では離散なデジタル回路を扱う。.
FPGA
Altera Stratix IV GX FPGA FPGA（field-programmable gate array）は、製造後に購入者や設計者が構成を設定できる集積回路であり、広義にはPLD（プログラマブルロジックデバイス）の一種である。現場でプログラム可能なゲートアレイであることから、このように呼ばれている。.
HDL
HDL.
Hello world
Hello world（ハロー・ワールド）は、画面に「Hello, World!」に類する文字列を表示するプログラムの通称である。多くのプログラミング言語において非常に単純なプログラムであり、プログラミング言語の入門書で、プログラムを動かすためのプログラミング言語の基本文法の解説例として提示される。.
新しい！!: VHDLとHello world · 続きを見る »
IEEE
IEEE（アイ・トリプル・イー、The Institute of Electrical and Electronics Engineers, Inc.）は、アメリカ合衆国に本部を持つ電気工学・電子工学技術の学会である。.
Verilog
Verilog（ヴェリログ）は、IEEE 1364として標準化されているハードウェア記述言語（Hardware Discription Language; HDL）である。最もよく使用されているのは、デジタル回路のレジスタ転送レベルの設計と検証である。また、アナログ回路やの検証や、の設計にも使用されている。 もともとVerilogは電子回路シミュレーションを行うシミュレータであり、それに使用する言語であった。文法は、プログラミング言語のC言語やPascalに似ている。 後継言語はSystemVerilogで、だいたいVerilogのスーパーセットである。System Verilogの規格と統合して、「IEEE/IEC 62530:2011 SystemVerilog - Unified Hardware Design, Specification, and Verification Language」と呼ばれる標準になっている。.
新しい！!: VHDLとVerilog · 続きを見る »
文字列
文字列（もじれつ）は、単語や文章のような、文字の連なったもの。ストリング (string)、テキスト (text) という場合もある。コンピュータ、特にプログラミングの分野で用いることが多い。.
整数
数学における整数（せいすう、integer, whole number, Ganze Zahl, nombre entier, número entero）は、0 とそれに 1 ずつ加えていって得られる自然数 (1, 2, 3, 4, …) および 1 ずつ引いていって得られる数 (−1, −2, −3, −4, …) の総称である。 整数は数直線上の格子点として視覚化される 整数の全体からなる集合は普通、太字の Z または黒板太字の \mathbb Z で表す。これはドイツ語 Zahlen（「数」の意・複数形）に由来する。 抽象代数学、特に代数的整数論では、しばしば「代数体の整数環」の元という意味で代数的整数あるいは「整数」という言葉を用いる。有理数全体の成す体はそれ自身が代数体の最も簡単な例であり、有理数体の代数体としての整数環すなわち、「有理数の中で整なもの」の全体の成す環は、本項でいう意味での整数全体の成す環である。一般の「整数」との区別のためにここでいう意味の整数を有理整数 (rational integer) と呼ぶことがある接頭辞「有理（的）」(rational) はそもそも「整数比」であるという意味なので、この呼称は自己循環的にもみえる。しかし、有理整数と呼ぶ場合の「有理」は「有理数の中で」という程度の意味の単なる符牒であって、「整数比」という本来の意味合いに拘るのは徒労である。。.
