クロック同期設計とワイヤードロジック

ショートカット: 違い、類似点、ジャカード類似性係数、参考文献。

クロック同期設計とワイヤードロジックの違い

クロック同期設計 vs. ワイヤードロジック

ック同期設計 (クロックどうきせっけい) は、デジタル論理回路の設計技術のひとつである。 クロック信号と呼ばれる一定の周期でHi-Lowを繰り返す信号をフリップフロップに入力すると、データ信号などフリップフロップに入力された他の信号をクロック信号の周期に合わせて遅延させることができる。 これを間に挟むように用いて論理回路を構成すれば、その中の論理回路はそのクロック周期を越えない限り設計者はタイミング設計ではクロック信号からの遅れ要素だけ考慮すれば済む。回路規模がクロック周期を超えることをタイミング・バイオレーションと呼ぶ。このような回路をクロック同期回路と呼ぶ。またそのクロック信号を回路全体に行き渡らせ全ての回路をクロック同期させれば、設計者はタイミング・バイオレーションのみ気を付けることで調和を保った回路を設計することができる。このことをクロック同期設計と呼ぶ。. ワイヤードロジック （Wired Logic、結線論理）は、論理回路の構成方法の一つで、ハードウェアによる物理的な結線で命令を実行するもの。ハードワイヤードロジック (Hard Wired Logic) とも言う。布線論理、配線論理とも。 高速な反面、複雑な命令の実装は困難である。このためRISCプロセッサ内部の命令実行部など、比較的複雑性の低い機能の実装に用いられる。またCISCプロセッサでも486以降のx86などは、ワイヤードロジックを取り入れ、マイクロプログラム方式の部分を減らしている。.

論理回路

論理回路（ろんりかいろ、logic circuit）は、論理演算を行う電気回路及び電子回路である。真理値の「真」と「偽」、あるいは二進法の「0」と「1」を、電圧の正負や高低、電流の方向や多少、位相の差異、パルスなどの時間の長短、などで表現し、論理素子などで論理演算を実装する。電圧の高低で表現する場合それぞれを「」「」等という。基本的な演算を実装する論理ゲートがあり、それらを組み合わせて複雑な動作をする回路を構成する。状態を持たない組み合わせ回路と状態を持つ順序回路に分けられる。論理演算の結果には、「真」、「偽」の他に「不定」がある。ラッチ回路のdon't care, フリップフロップ回路の禁止が相当する。 ここでの論理は離散(digital)であるためディジタル回路を用いる。論理演算を行うアナログ回路、「アナログ論理」を扱う回路（どちらも「アナログ論理回路」）もある。 多値論理回路も量子コンピュータで注目されている。 電気（電子）的でないもの（たとえば流体素子や光コンピューティングを参照）もある。 以下では離散なデジタル回路を扱う。.

クロック同期設計と論理回路 · ワイヤードロジックと論理回路 · 続きを見る »